

(11) Publicati n number:

10209399 A

## PATENT ABSTRACTS OF JAPAN

(21) Application number: 09164676

(51) Intl. Cl.: H01L 27/108 H01L 21/8242 H01L 21/285 H01L 21/768 H01L 27/04 H01L 21/822

(22) Application date: 20.06.97

(30) Priority:

22.01.97 KR 97 9701709

(43) Date of application

07.08.98

publication:

(84) Designated contracting states: (71) Applicant: SAMSUNG ELECTRON CO LTD

(72) Inventor: KIN CHINGEN **KO TETSUSEI RI SONIN** 

(74) Representative:


(54) CONTACT WIRING METHOD OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF CAPACITOR BY UTILIZING THE METHOD


(57) Abstract:


PROBLEM TO BE SOLVED: To improve a DRAM device in capacitor characteristics so as to enhance the reliability of semiconductor device by a method wherein electrode substance is easily filled in a buried contact hole of a high aspect ratio and provided in a highly integrated semiconductor device, and a diffusion-preventive film is protected against oxidation when a capacitor is formed by using a ferroelectric film.

SOLUTION: A first process where a first conductive film 108 and a second conductive film 110 are evaporated on a semiconductor substrate 100, where a buried contact hole 104 is provided, through a CVD method and a PVD method and a second process where the first conductive film 108 and second conductive film 110 are thermally treated at high temperatures to reflow are provided.

COPYRIGHT: (C)1998,JPO







(b)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-209399

(43)公開日 平成10年(1998)8月7日


(51) Int.Cl. <sup>6</sup>	識別記号		FΙ	
H01L 27/108			H01L 2	7/10 6 2 1 Z
21/8242	2		2	21/285 3 0 1 R
21/285	3 0 1		2	21/90 D
21/768			2	7/04 C
27/04			2	7/10 6 5 1
		審査請求	未請求 請求項	面の数18 OL (全 8 頁) 最終頁に続く
(21) 出願番号	特願平9-164676		(71)出願人	390019839 三星電子株式会社
(22)出願日	平成9年(1997)6月20日		(72)発明者	大韓民国京畿道水原市八達区梅灘洞416
(31) 優先雄主張番号	1997 1709		(10))[9][8]	大韓民国ソウル市西草區西草洞1641-1番
(32) 優先日	1997年1月22日		·	地韓一アパートパ洞403号
(33)優先権主張国			(72)発明者	
, , , , , , , , , , , , , , , , , , , ,				大韓民国京畿道城南市盆堂區二梅洞(番地
•				なし) アルムマウル三好アパート401洞804
				号
<i>t</i>			(72)発明者	李 相▲忍▼
				大韓民国京畿道水原市八達區梅攤 2 洞197
				番地東南ビラー9洞101号
			(74)代理人	弁理士 志賀 正武 (外2名)
	,			

## (54) [発明の名称] 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法


## (57)【要約】


【課題】 高集積化された半導体素子の高い縦横比を持つ埋没コンタクトホールの内部に容易に電極物質を充填させて、強誘電体材質の誘電体膜を使用してキャパシタを製造する場合発生する拡散防止膜の酸化を防止して、DRAM素子のキャパシタ特性を改善して、半導体素子の信頼性を向上させる。

【解決手段】 埋没コンタクトホール104が形成されている半導体の基板100上にCVD法とPVD法を利用して第1導電性膜108と第2導電性膜110を各各蒸着する工程と、前記第1導電性膜108及び第2導電性膜110を高温熱処理して前記第1導電性膜108及び第2導電性膜110をリフローさせる工程とで行われる。



(c)





【特許請求の範囲】

【請求項1】 埋没コンタクトホールが形成されている 半導体基板上に、化学蒸着法と物理蒸着法を利用して第 1 導電性膜と第2 導電性膜を各各蒸着する工程と、

前記第1導電性膜及び第2導電性膜を高温熱処理して前 記第1導電性膜及び第2導電性膜をリフローさせる工程 とでなることを特徴とする半導体素子のコンタクト配線 方法。

【請求項2】 前記第1導電性膜と第2導電性膜は、白 金族元素である Pt, Ru, Rh, Ir, Osとかこれら白 10 金族元素の酸化物の中でいずれの一つで形成されること を特徴とする請求項1記載の半導体素子のコンタクト配 線方法。

【請求項3】 前記第1導電性膜は、蒸着温度が350 ~400℃であり、圧力が1torrであり、10%の 酸素が含まれたArガス雰囲気下の反応チャンバ内で蒸 着されることを特徴とする請求項1記載の半導体素子の コンタクト配線方法。

【請求項4】 前記第2導電性膜は、蒸着温度が常温~ 400℃であり、圧力が1~10mtorrであり、A 20 rガス雰囲気下の反応チャンバ内で蒸着されることを特 徴とする請求項 1 記載の半導体素子のコンタクト配線方 法。

【請求項5】 前記リフロー工程は、Nz雰囲気下で実 施されることを特徴とする請求項1記載の半導体素子の コンタクト配線方法。

【請求項6】 前記高温熱処理は、750℃以上の温度 で実施されることを特徴とする請求項1記載の半導体素 子のコンタクト配線方法。

【請求項7】 半導体の基板上に、前記基板の表面が所 30 定部分露出されるように埋没コンタクトホールが形成さ れた構造の層間絶縁膜を形成する工程と、

前記コンタクトホール内の表面が露出された前記基板上 に拡散防止膜を形成する工程と、

化学蒸着法で前記コンタクトホール内の拡散防止膜及び 前記層間絶縁膜上に第1導電性膜を形成する工程と、 物理蒸着法で前記第1導電性膜上に第2導電性膜を形成 する工程と、

前記第1導電性膜及び第2導電性膜を高温熱処理してリ フローさせる工程と、

前記第1導電性膜及び第2導電性膜を所定部分蝕刻して "拡散防止膜/リフローされた第1導電性膜及び第2導 電性膜"で構成された蓄積ノード電極を形成する工程 と、

前記蓄積ノード電極を含んだ層間絶縁膜上に誘電体膜を 形成する工程と、

前記誘電体膜上に第3導電性膜になったプレートノード 電極を形成する工程とでなることを特徴とする半導体素 子のキャパシタの製造方法。

金族元素である Pt, Ru, Rh, Ir, Osとかこれら白 金族元素の酸化物の中でいずれの一つで形成されること を特徴とする請求項7記載の半導体素子のキャパシタ製 造方法。

【請求項9】 前記第1導電性膜は、蒸着温度が350 ~400℃であり、圧力が1torrであり、10%の 酸素が含まれたArガス雰囲気下の反応チャンバ内で蒸 着されることを特徴とする請求項7記載の半導体素子の キャパシタの製造方法。

【請求項10】 前記第2導電性膜は、蒸着温度が常温 ~400℃であり、圧力が1~10mtorrであり、 Arガス雰囲気下の反応チャンバ内で蒸着されることを 特徴とする請求項7記載の半導体素子のキャパシタの製 造方法。

【請求項11】 前記リフロー工程は、N2雰囲気下で 実施されることを特徴とする請求項7記載の半導体素子 のキャパシタの製造方法。

【請求項12】 前記高温熱処理は、750℃以上の温 度で実施されることを特徴とする請求項7記載の半導体 素子のキャパシタの製造方法。

【請求項13】 前記誘電体膜は、BST系、PZT 系、PL2T系、STO系の強誘電体物質の中でいずれ の一つで形成されることを特徴とする請求項7記載の半 導体素子のキャパシタの製造方法。

【請求項14】 前記拡散防止膜は、ケイ化物系の物質 とか窒化物系の物質の中でいずれの一つで形成されるこ とを特徴とする請求項7記載の半導体素子のキャパシタ の製造方法。

【請求項15】 前記拡散防止膜は、TiSiNとTiN のいずれの一つで形成されることを特徴とする請求項1 4 記載の半導体素子のキャパシタの製造方法。

【請求項16】 前記層間絶縁膜を形成する工程後、前 記埋没コンタクトホールの段差を改善するため前記コン タクトホール内の表面が露出された基板上に、多結晶シ リコンとかW材質の導電性膜を蒸着する工程をさらに含 むことを特徴とする請求項7記載の半導体素子のキャパ シタの製造方法。

【請求項17】 前記多結晶シリコンとかW材質の導電 性膜を蒸着する場合、"導電性膜/拡散防止膜/リフロ 40 ーされた第1導電性膜及び第2導電性膜"で構成された 蓄積ノード電極が形成されることを特徴とする請求項1 6記載の半導体素子のキャパシタの製造方法。

【請求項18】 半導体の基板上に、前記基板の表面が 所定部分露出されるように埋没コンタクトホールが形成 された構造の層間絶縁膜を形成する工程と、

前記コンタクトホール内の表面が露出された前記基板上 にW膜を形成する工程と、

化学蒸着法で前記コンタクトホール内のW膜及び前記層 間絶縁膜上に第1導電性膜を形成する工程と、

【請求項8】 前記第1導電性膜~第3導電性膜は、白 50 物理蒸着法で前記第1導電性膜上に第2導電性膜を形成

する工程と、

前記第1導電性膜及び第2導電性膜を高温熱処理してリフローさせる工程と、

前記第1導電性膜及び第2導電性膜を所定部分触刻して "W膜/リフローされた第1導電性膜及び第2導電性 膜"で構成された蓄積ノード電極を形成する工程と、 前記蓄積ノード電極を含んだ層間絶緑膜上に誘電体膜を 形成する工程と、

前記誘電体膜上に第3導電性膜になったプレートノード 電極を形成する工程とでなることを特徴とする半導体素 10 子のキャパシタの製造方法。

### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は半導体素子のコンタクト配線方法及びこれを利用したキャパシタ製造方法に係り、より詳細には、化学蒸着(Chemical Vapor Deposition:以下"CVD"と称する)技術と物理蒸着(Physical Vapor Deposition:以下"PVD"と称する)技術を利用してコンタクト配線及びDRAM(D

(Physical Vapor Deposition.以下 PVD と称する)技術を利用してコンタクト配線及びDRAM(DynamicRandom Access Memory)セルキャパシタ(Ce 20 ll Capacitor)の蓄積ノード(Storage Node)電極を形成することにより、半導体素子の信頼性が向上されるようにした半導体素子のコンタクト(Contact)配線方法及びこれを利用したキャパシタの製造方法に関するものである。

#### [0002]

【従来の技術】半導体の記憶素子であるDRAMの単位素子は一つのトランジスタと一つの情報貯蔵キャパシタとで構成されて、情報貯蔵キャパシタの蓄積用量は $\alpha$  一粒子等による誤作動(Soft Error)を防止するため最 30小30fF/cell程度の蓄積容量を確保する必要がある。また、現在はDRAM素子の集積度が急速に増加することによって制限されたセル面積内で蓄積容量を増加させるため、下記式(1)からわかるような三つの方法が利用されている。

$$C = \varepsilon_0 \varepsilon A / d \tag{1}$$

(ここで、C:キャパシタの蓄積容量、 $\epsilon_0$ :真空の誘電率、 $\epsilon$ :誘電体膜の誘電率、A:キャパシタの面積、d:誘電体膜の厚さ)

【0003】即ち、誘電体膜の厚さを減少させるため薄 40 膜化する方法、キャパシタの有効面積を増加させる方法、誘電率が大きい物質を使用する方法である。この中で誘電体膜の厚さを減少させるため薄膜化する方法は、誘電体膜、例えば、NOとかTa2O5の厚さを10nm以下に薄膜化した場合には、フアウラーノードハイム

(Fowler-Nordheim) 電流により薄膜の信頼性が低下されるから大容量の記憶素子には適用が困難である。

【0004】また、キャパシタの有効面積を増加させる 方法は、キャパシタの有効面積を増加させるためキャパ シタを3次元構造で製造しているが、これは製造工程が 50

複雑で工程単価が増加する欠点があった。即ち、集積度の向上のため積層(Stack)形、トレンチ(Trench)形、ピン(Pin)形及び円筒形(Cylinder)キャパシタセルのような3次元的構造が考案され4MB DRAM及び16MB DRAMに適用されているが、64MBDRAM及び256MB DRAMを境界としてその限界が明らかになっている。

【0005】また、トレンチ形キャパシタでは、スケーリングダウン(Scaling Down)作業の進行によるトレンチ間の漏泄電流の問題が発生して、積層形とピン形及び円筒形セルでは大きい蓄積容量を得るため表面にはげしい屈曲と段差(StepCoverage)を形成するから、後続工程の写真(Photolithography)蝕刻作業が困難であるだけではなく、薄くなったピンとか円筒の機械的強度が低下され工程進行が困難になる。誘電率が大きい物質を使用する方法では、従来は、既存のNO膜に比して誘電率が高い高誘電率材料として、酸化イットリウム(Y2O3)、酸化タンタル(TaO5)、二酸化チタン(TiO2)等が用いられたが、最近では、PZT(Pb(Zr, Ti)O3)とかBST(BaSrTi)のような強誘電体物質が主に用いられている。

【0006】強誘電体物質は、自発分極を持ち、誘電率が数百から1,000程度である物質として、このような強誘電体を誘電膜で使用する場合には、前記強誘電体を数十nmの厚い膜で形成しても等価酸化膜の厚さ(Equivalent Oxide Thichness)を1nm以下で製作した場合と同一の効果が得られる。前記強誘電体の物質の中で特にBSTは、PZTに比して高周波でも高誘電率が維持でき、適切なBa/Srの比率によって常誘電体に変換されるため、疲労(Fatigue)、老化(Againg)等の現象が除去されDRAMキャパシタ用高誘電率材料として適合である。

【0007】通常時に、半導体素子に利用される高誘電率の材料、例えば、BSTを集積するため使用された方法としては、スパッタリング(Sputtering)法、有機金属化学気相蒸着(Metal-Organic Chemical Vapor Deposition:MOCVD)法、回転塗布(Spin Coating)法、噴霧蒸着(Aerosol)法等が挙げられる。特に、この中でも蒸着が容易で再現性も優秀な、スパッタリング法がよく使用されている。

【0008】しかし、このBST材質の誘電体膜は、多結晶シリコン材質の蓄積ノード電極に直接蒸着して使用できないから、前記BSTを利用してDRAM素子のキャパシタを製造しようとする場合には新しい電極及び電極構造が要求される。このように新しい電極及び電極構造が要求される理由は、前記BSTが多結晶シリコン材質の蓄積ノード電極の上にスパッタリングされる時酸素雰囲気下で工程が進行されるから、この過程で多結晶シリコンの表面の一部が酸化され所定厚さのSiOz膜(酸化膜)が形成されることにより、キャパシタの製造を完

4

了した後のBST薄膜の誘電率が低下されるだけではな く半導体素子のキャパシタ特性が低下されるためであ

【0009】したがって、強誘電体物質であるBSTを 使用してDRAM素子のキャパシタを製造しようとする 場合には、多結晶シリコン材質の蓄積ノード電極の代わ りに "導電性プラグ (Plug) /拡散防止膜 (Diffusio n Barrier)/Pt膜"で構成された蓄積ノード電極が 利用されている。

【0010】しかし、スパッタリング法で蒸着されたB 10 ST膜は、基本的に段差が不良して蓄積ノード電極の側 面に均一に蒸着されないからこの部分を通じて100 n A/cm²以上の漏泄電流が発生しやすい短点があっ た。また、前記BST膜を蒸着する際利用されるスパッ タリング工程は、高温の酸素雰囲気下で工程が進行され るため工程進行中に"導電性プラグ/拡散防止膜/Pt 電極"になった蓄積ノード電極の側面を通して酸素が拡 散され拡散防止膜の酸化が発生されるから、BSTを利 用したキャパシタの製作が不可能であった。

【0011】したがって、最近にはこのような現象を防 20 止するため蓄積ノード電極の側面をSiOz膜とかその他 の絶縁膜、例えば、Si<sub>3</sub>N<sub>4</sub>等で塗布して障壁金属膜を 保護する構造が一般化になっている。

【0012】図3 (a)~図3 (c)及び図4 (d)、 図4 (e)は、前記のような構造を持つ半導体素子のキ ャパシタの製造方法を示す工程手順図である。前記工程 手順図を参照してその製造方法について具体的に説明す る。まず、図3(a)に図示されるように、半導体基板 10上に層間絶縁膜12を形成して、前記層間絶縁膜1 2内に蓄積ノード電極を形成するためのコンタクトホー 30 ルを定義するため前記層間絶縁膜12上に感光膜パター ン (図示ぜず) を形成する。 その後、図3 (b) に図 示されるように、前記感光膜パターン(Pattern)をマ スク(Mask)として利用し、前記半導体基板10の表 面が所定部分露出されるように層間絶縁膜12を蝕刻し て前記層間絶縁膜12内に埋没コンタクトホールを形成 して、前記感光膜パターンを除去する。それから、前記 コンタクトホール (Contact Hole) の内部が充分に充 填されるように表面が露出された半導体基板10の上部 と層間絶縁膜12上に、電極物質を利用して第1導電性 40 膜14aを形成する。この時、前記第1導電性膜14a としては多結晶シリコン (Silicon) が用いられる。

【0013】次に、図3(c)に図示されるように、前 記第1導電性膜14aをエッチバック (Etch back) し て導電性プラグ14bを形成して、図2(d)に図示さ れるように、前記導電性プラグ14bと層間絶縁膜12 の上に所定厚さの拡散防止膜16を蒸着した後、電極物 質を利用して前記拡散防止膜16上に第2導電性膜18 を蒸着する。この時、前記第2導電性膜18としてはP tが用いられる。

【0014】次に、図2(e)に図示されるように、蓄 積ノード電極を形成するため前記第2導電性膜18の上 に感光膜パターン(図示せず)を形成して、これをマス クで利用してその下部の第2導電性膜18と拡散防止膜 16を蝕刻してから、前記感光膜パターンを除去する。 その結果、"導電性プラグ14b/拡散防止膜16/P t膜18"で構成された蓄積ノード電極19が形成され る。

【0015】以後、前記拡散防止膜16の酸化現象を防 止するため、前記蓄積ノード電極19が充分に塗布され るように前記層間絶縁膜12上に絶縁膜であるSiO2と かSiaNaを蒸着して異方性乾式蝕刻工程とか化学的錬 磨及び鏡面化 (Chemical Mechanical Polishing:以 下、CMPと称する)工程を利用して前記絶縁膜を蝕刻 して、蓄積ノード電極19の側面に絶縁膜材質の側壁ス ペーサ (Specer) 20を形成する。その結果、前記蓄 積ノード電極19の側面が絶縁膜であるSiO2とかSi3 N<sub>4</sub>により塗布される構造になって、以後BST膜をス パッタリング法で蒸着しても障壁金属膜16が酸化され なくなる。

【0016】次に、前記蓄積ノード電極19の上面と側 壁のスペーサ20を含んだ層間絶縁膜12上にスパッタ リング法で誘電体膜であるBST膜(図示せず)を蒸着 して、電極物質を利用して前記BST膜上に第3導電性 膜を蒸着してプレート(Plate)ノード電極を形成し て、DRAMセルのキャパシタ製造を完了する。この 時、前記第3導電性膜としてはPtが用いられる。

【0017】一方、拡散防止膜を保護する他の方法とし ては、半導体基板上に前記基板の表面が所定部分露出さ れるように埋没コンタクトホールが形成された構造の層 間絶縁膜を形成して、この埋没コンタクトホールの内部 の表面が露出された基板上に拡散防止膜を所定厚さで形 成した後、前記コンタクトホールの内部の拡散防止膜と 層間絶縁膜との上に電極物質であるPtを蒸着してキャ パシタの蓄積ノード電極を製造する方法がある。

【0018】このような方式で蓄積ノード電極を形成す ると、BSTをスパッタリング法で蒸着させる時、蓄積 ノード電極を構成するPt膜の上面と側面を通して拡散 して入る酸素の拡散距離が長くなるから拡散防止膜の酸 化を防ぐことが可能になる。この時、前記Pt膜はCV D法を利用した蒸着工程でも形成でき、 Pt膜を蒸着し た後所定温度でリフロー(Reflow)する工程を利用し ても形成できる。

## $[0\ 0\ 1\ 9]$

【発明が解決しようとする課題】しかし、前記蓄積ノー ド電極の側面を絶縁膜で塗布して障壁金属膜の形成を保 護する構造は、キャパシタの形成時、誘電体膜であるB ST膜を蒸着する前に拡散防止膜16の酸化を防止する ため蓄積ノード電極19の側面に絶縁膜材質の側壁スペ 50 ーサ20をさらに形成する必要があるから工程が複雑

で、これにより製造単価が高価になる欠点があった。 【0020】また、前述の拡散防止膜を保護するための 他の方法で半導体素子のキャパシタを製造すると、蓄積 ノード電極を構成するPt膜の形成時利用されるCVD 工程がまだ量産化された技術ではなく、また、CVD法 で形成されたPt電極はPVD法で形成されたPt膜に比 して純度が低いだけでなく蒸着膜の表面も粗いから、キ ャパシタの特性の低下を誘発するようになって半導体素 子の信頼性が低下される欠点があった。

【0021】したがって、本発明の第1の目的は、CV 10 D技術とPVD技術を利用した2段階の薄膜蒸着工程に より電極物質である導電性膜を蒸着してこれをリフロー させることにより、大きい縦横比を持つ高集積化された 半導体素子の埋没コンタクトホールの内部に電極物質が 容易に充填できるようにした半導体素子のコンタクト配 線方法を提供することである。

【0022】本発明の第2の目的は、前記2段階の薄膜 蒸着工程及びリフロー工程を利用してDRAMセルキャ パシタの蓄積ノード電極を形成することにより、半導体 素子のキャパシタ特性が向上されるようにした半導体素 20 子のキャパシタ製造方法を提供することである。

## [0023]

【課題を解決するための手段】前述の第1の目的を達成 するための本発明の特徴によると、埋没コンタクトホー ルが形成されている半導体基板(または絶縁基板)上に CVD法とPVD法を利用して第1導電性膜と第2導電 性膜を各各蒸着する工程と、前記第1導電性膜及び第2 導電性膜を髙温熱処理して前記第1導電性膜及び第2導 電性膜をリフローさせる工程とでなる半導体素子のコン タクト配線方法が提供される。

【0024】前述の第2の目的を達成するための本発明 の特徴によると、半導体基板上に、前記基板の表面が所 定部分露出されるように埋没コンタクトホールが形成さ れた構造の層間絶縁膜を形成する工程と、前記コンタク トホール内の表面が露出された前記半導体基板上に拡散 防止膜を形成する工程と、化学蒸着法で前記コンタクト ホール内の拡散防止膜及び前記層間絶縁膜上に第1導電 性膜を形成する工程と、物理蒸着法で前記第1導電性膜 上に第2導電性膜を形成する工程と、前記第1導電性膜 及び第2導電性膜を高温熱処理してリフローさせる工程 40 と、前記第1導電性膜及び第2導電性膜を所定部分蝕刻 して"拡散防止膜/リフローされた第1導電性膜及び第 2 導電性膜"で構成された蓄積ノード電極を形成する工 程と、前記蓄積ノード電極を含んだ層間絶縁膜上に誘電 体膜を形成する工程と、前記蓄積ノード電極を含んだ層 間絶縁膜上に誘電体膜を形成する工程と、前記誘電体膜 上に第3導電性膜材質になったプレートノード電極を形 成する工程とでなる半導体素子のキャパシタの製造方法 が提供される。

造方法は、前記埋没コンタクトホールの段差特性を向上 させるため、前記層間絶縁膜に埋没コンタクトホールを 形成した後、表面が露出された基板上に多結晶シリコン とかW材質の導電性膜で埋没コンタクトホールの一部を 充填して、その後、拡散防止膜を形成する方式で工程が 進行できる。また、前記Wで埋没コンタクトホールの一 部を充填した場合には、拡散防止膜の形成工程をスキッ プ (Skip) することも可能であるが、この場合には "W膜/リフローされた第1及び第2導電性膜"で構成 された蓄積ノード電極が形成される。

【0026】ここで、前記第1導電性膜~第3導電性膜 は、白金族元素であるPt, Ru, Rh, Ir, Osとかこ れら白金族元素の酸化物の中でいずれの一つで形成され て、誘電体膜としてはBST系、PZT系、PLZT (Pb (La, Zn) TiO3) 系、STO (SrTio3) 系 の強誘電体物質が用いられる。また、前記拡散防止膜と してはケイ化物 (Silicide) 系とか窒化物 (Nitrid e) 系の物質が用いられるが、好ましくはTiSiNとか TiN等が用いられる。

【0027】前記第1導電性膜は、蒸着温度が350~ 400℃であり、圧力が1torrであり、10%の酸 素が含まれたArガス雰囲気下の反応チャンバ内で蒸着 が行われて、第2導電性膜は、蒸着温度が常温~400 ℃であり、圧力が1~10mtorrであり、Arガス 雰囲気下の反応チャンバ内で蒸着が行われる。また、前 記第1導電性膜及び第2導電性膜をリフローする工程 は、N₂雰囲気下の750℃以上の高温で熱処理するこ とにより可能になる。このような工程を進行すると、強 誘電体材質の誘電体膜を使用してキャパシタを製造する 過程で発生する拡散防止膜の酸化が防止できるようにな ってキャパシタ特性が向上されるだけではなく、高集積 化された半導体素子の信頼性も向上される。

## [0028]

30

【発明の実施の形態】以下、添付図面を参照して本発明 の好ましい実施の形態について詳細に説明する。本発明 はDRAM素子の蓄積容量を増加させるための一つの方 法として、強誘電体材質(例えば、BST系、PZT 系、PLZT系、STO系) の誘電体膜を使用してキャ パシタを製造する場合発生する拡散防止膜の酸化を防止 して、記憶素子の信頼性を向上させる技術である。これ を図1 (a) ~図1 (c) 及び図2 (d)、図2 (e) に図示された工程手順図を参照して具体的に説明すると 次のようになる。

【0029】まず、図1 (a) に図示されるように、半 導体基板100上に層間絶縁膜102を蒸着して、前記 層間絶縁膜102上に感光膜(図示せず)を蒸着した 後、蓄積ノード電極を形成するための埋没コンタクトホ ールを定義するため前記感光膜を選択蝕刻して感光膜パ ターン(図示せず)を形成する。前記感光膜パターンを 【0025】この時、前記半導体素子のキャパシタの製 50 マスクで利用して前記半導体基板100の表面が所定部

20

分露出されるように層間絶縁膜102を蝕刻して層間絶 緑膜102に埋没コンタクトホール104を形成して、 前記感光膜パターンを除去する。それから、前記コンタ クトホール104内の表面が露出された前記半導体基板 100上に拡散防止膜106を形成して前記コンタクト ホールの一部を充填する。この時、前記拡散防止膜10 6としてはケイ化物系の物質とか窒化物系の物質が用い られるが、好ましくはTiSiNとかTiNが用いられ

【0030】その後、図1(b)に示すように、段差特 10 性(ステップカバレッジ)が優秀なCVD法を利用して 前記コンタクトホール104内の拡散防止膜106と前 記層間絶縁膜102上に電極物質である第1導電性膜1 08を蒸着する。この時、前記第1導電性膜108は蒸 着温度が350~400℃であり、圧力が1torrで あり、10%の酸素が含まれたArガス雰囲気下の反応 チャンバ内で蒸着が行われる。前記第1導電性膜108 としては白金族元素であるPt, Ru, Rh, Ir, Osが 主に用いられるが、これら白金族元素の酸化物で形成し ても良い。

【0031】次に、図1 (c) に図示されるように、P VD法、例えば、スパッタリング法を利用して前記第1 導電性膜108上に電極物質である第2導電性膜110 を蒸着する。この時、前記第2導電性膜110は蒸着温 度が常温~400℃であり、圧力が1~10mtorr であり、Arガス雰囲気下の反応チャンバ内で蒸着が行 われる。前記第2導電性膜110としては白金族元素で あるPt, Ru, Rh, Ir, Osが主に用いられるが、こ れら白金族元素の酸化物で形成しても良い。

【0032】次に、図2(d)に図示されるように、前 30 記第1導電性膜108及び第2導電性膜110をN2雰 囲気下で750℃以上の高温で熱処理して前記第1導電 性膜108及び第2導電性膜110をリフローさせ、前 記コンタクトホール104の内部を充填させる。この 時、前記リフロー工程は下地膜依存性を示すから、第1 導電性膜108と第2導電性膜110とを同種の電極物 質で形成するとリフロー工程が容易になる。ここで、電 極物質である第1導電性膜108と第2導電性膜110 を形成する時、CVD法は蒸着速度が遅く蒸着膜の表面 がPVD法を利用した場合より粗いため、キャパシタの 40 特性が低下されて最終的には半導体素子の信頼性が低下 されるから、これを防止するためCVD法とPVD法及 びリフロー工程を共に使用してコンタクトホールを充填 させる。

【0033】次に、図2(e)に図示されるように、リ フローされた前記第2導電性膜110上の蓄積ノード電 極が形成される部分に感光膜パターン(図示せず)を形 成して、前記感光膜パターンをマスクで利用してリフロ ーされた前記第2導電性膜110とその下部の第1導電 性膜108を触刻した後、前記感光膜パターンを除去す 50

る。その結果、"拡散防止膜106/リフローされた第 1 導電性膜 1 0 8 / リフローされた第 2 導電性膜 1 1 0"で構成された蓄積ノード電極112が形成される。 【0034】このように蓄積ノード電極112を形成す ると、拡散防止膜106が埋没コンタクトホールの内部 に形成されて、強誘電体物質をスパッタリング法で蒸着 して誘電体膜を形成する時、蓄積ノード電極112を構 成するリフローされた第1導電性膜108と第2導電性 膜110の上面と側面を通して拡散して入る酸素の拡散 距離が長くなるから拡散防止膜106の酸化が防止され る。

10

【0035】その後、前記蓄積ノード電極112を含ん だ層間絶縁膜102上にスパッタリング法を利用して誘 電体膜(図示せず)を形成して、前記誘電体膜上に第3 導電性膜(図示せず)材質のプレートノード電極を形成 して、本工程を完了する。この時、前記誘電体膜はBS T系、PZT系、PLZT系、STO系の強誘電体物質 の中でいずれの一つで形成されて、前記プレートノード 電極を構成する第3導電性膜は白金族元素であるPt, Ru, Rh, Ir, Osとかこれら白金族元素の酸化物で形 成される。

【0036】一方、前記工程は前記埋没コンタクトホー ル104の段差特性を改善するため図1(a)での層間 絶縁膜102の形成工程後拡散防止膜106を形成する 前に、前記コンタクトホール104内の表面が露出され た基板100上に多結晶シリコンとかW材質の導電性膜 (図示せず) をさらに蒸着してコンタクトホールの一部 を充填させて工程を進行することもできる。このように 導電性膜をさらに蒸着させる場合には"導電性膜/拡散 防止膜/リフローされた第1導電性膜及び第2導電性 膜"になった構造の蓄積ノード電極が形成される。この 時、前記導電性膜としてWを蒸着する場合にはWと白金 族元素とが相互溶解されないから後続の工程である拡散 防止膜106の蒸着工程をスキップしても良い。このよ うに拡散防止膜106の蒸着工程をスキップする場合に は"導電性膜/リフローされた第1導電性膜及び第2導 電性膜"になった蓄積ノード電極が形成される。

【0037】また、CVD技術とPVD技術を利用した 2段階薄膜蒸着工程で電極物質である導電性膜を蒸着し た後、これら導電性膜をリフローさせる本技術は、半導 体素子のキャパシタの製造以外にも、大きい縦横比を持 つ高集積化された半導体素子の埋没コンタクトホールの 内部に導電性物質を充填する一般的な半導体素子の製造 工程にも適用できる。例えば、埋没コンタクトホールが 形成されている半導体基板(または絶縁基板)上にCV D法とPVD法を利用して第1導電性膜と第2導電性膜 を各各蒸着して、前記第1導電性膜及び第2導電性膜を 高温熱処理して前記第1導電性膜及び第2導電性膜をリ フローさせてコンタクトホールを充填する工程が挙げら

[0038]

【発明の効果】以上のように本発明によると、高集積化された半導体素子の高い縦横比を持つ埋没コンタクトホールの内部にも容易に電極物質を充填でき、蓄積ノード電極を構成する拡散防止膜が埋没コンタクトホールの内部に形成されることにより、強誘電体材質の誘電体膜を使用してキャパシタを製造する場合発生する拡散防止膜の酸化が防止できるだけでなく、DRAM素子のキャパシタ特性の改善が可能になって、半導体素子の信頼性が向上される。

11

## 【図面の簡単な説明】

【図1】 本発明による半導体素子のキャパシタの製造 方法の一実施の形態として示した工程手順図である。

【図2】 本発明による半導体素子のキャパシタの製造 方法の一実施の形態として示した工程手順図であり、図 1の後続工程を示したものである。 【図3】 従来技術による半導体素子のキャパシタの製造方法を示す工程手順図である。

【図4】 従来技術による半導体素子のキャパシタの製造方法を示す工程手順図であり、図3の後続工程を示したものである。

## 【符号の説明】

10,100:半導体基板

12,102:層間絶縁膜

14a,108:第1導電性膜

10 14 b:導電性プラグ

16,106:拡散防止膜

18,110:第2導電性膜


19.112:蓄積ノード電極

20:側壁スペーサ


104:埋没コンタクトホール

【図4】

(d)



(e)



## フロントページの続き

(51) Int. Cl. <sup>6</sup> H O 1 L 21/822

識別記号

FΙ